Top
首页 > 正文

台积电:5nm明年量产 2nm已进入先导规划

根据台积电之前的规划,2nm工艺是一个重要节点,Metal Track ( 金属单元高度 ) 和3nm一样维持在5x,同时Gate Pitch ( 晶体管栅极间距 ) 缩小到30nm,Metal Pitch ( 金属间距 ) 缩小到20nm,相比于3nm都小了 23%。
发布时间:2019-11-04 10:19        来源:TechWeb        作者:苏亚

在近日的台积电33周年庆典上,董事长、联席CEO刘德音谈到了台积电的先进工艺规划,最先进的2nm工艺也进入了先导规划中,明年则会量产5nm工艺。

刘德音强调,台积电先进制程7nm在台中晶圆十五厂运作近两年,从试产到大量生产写下全球纪录,也缔造产出超过一百万片12吋晶圆的全球创举,并首次以极紫外光(EUV)应用的7nm强化版制程技术,今年六月开始大量生产,有很好良率表现。台积电最新的5nm制程已准备就绪,过去一年多,在竹科晶圆十二厂和台南晶圆十八厂,投注大量时间和心力,明年可望接续7nm脚步,可望创造又一个半导体技术里程碑。

根据台积电之前的规划,2nm工艺是一个重要节点,Metal Track ( 金属单元高度 ) 和3nm一样维持在5x,同时Gate Pitch ( 晶体管栅极间距 ) 缩小到30nm,Metal Pitch ( 金属间距 ) 缩小到20nm,相比于3nm都小了 23%。

预计2nm工艺将在2024年完成,正式进入量产阶段,不过具体情况现在还不得而知。

合作站点
stat