Top
首页 > 正文

Astera Labs携手英特尔和新思科技加速PCI Express 5.0系统部署

到了2020年系统推出时,它也能够为PCIe 5.0提供完整的IP核解决方案,新思科技帮助Astera Labs尽早开展设计,新思科技在PCI Express方面的专业知识,则促成了芯片一次完成流片设计。”英特尔是PCIe 5.
发布时间:2019-11-13 15:09        来源:美通社        作者:消息来源: Synopsys, Inc.

-Astera Labs提供业界首个商业推广的PCIe 5.0计时器芯片

加州山景城2019年11月13日 /美通社/ --

重点:

-- Astera Labs的Aries Smart Retimer是业界第一款专为PCIe 5.0规范设计的32GT/s定时器芯片,实现信号覆盖范围达到两倍及即插即用交互操作,即使在32 GT/s的速度下也不损害互连拓扑。

-- 使用了新思科技DesignWare IP核,以及用于PCIe 5.0验证IP核解决方案,Astera Labs定时器芯片实现一次完成流片设计。DesignWare IP核已被关键市场的十几家领先半导体公司采用,并已验证与业内的一系列产品都具有互操作性。

-- 持续合作推进PCIe 5.0生态系统发展,此次端到端系统演示就是一个重要的里程碑。

-- 10月28日至29日,在台北举行的PCI-SIG开发者大会上,Astera Labs将携手新思科技和英特尔,演示端到端PCIe 5.0解决方案的系统级互操作性能。

Astera Labs携手新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)和英特尔(纳斯达克股票代码:INTC)近日实现完整的PCI Express® (PCIe®) 5.0系统在产业界的首次演示,为下一代服务器负载提供了32GT/s的速度。这项端到端解决方案展示了系统级的多供应商互操作性,包括英特尔PCIe 5.0测试芯片、新思科技用于PCIe 5.0流片验证DesignWare® Controller、PHY IP核以及Astera Labs行业首个用于PCIe 5.0的智能计时器芯片。10月28日至29日,上述公司将在台北举行的PCI-SIG开发者大会上演示该解决方案。

Astera Labs首席执行官Jitendra Mohan表示:“很荣幸能与新思科技和英特尔合作,向业界证明我们已经为PCIe 5.0客户做好了准备,正在积极对计时器芯片进行采样。我们已经发布了世界上第一个PCIe 5.0 Smart Retimer(智能计时器),它提供了向后兼容性,开发人员能够通过利用面向PCIe 4.0的解决方案来验证他们的系统。到了2020年系统推出时,它也能够为PCIe 5.0提供引脚兼容的解决方案。与新思科技和英特尔的合作有助于加快我们的开发进程。”

新思科技解决方案事业部副总裁John Koeter表示:“新思科技、Astera Labs和英特尔正在合作,助力PCI Express生态系统满足更高需求,比如网络、存储和机器学习应用这些需要极高速接口的功能。通过为PCI Express 5.0提供完整的IP核解决方案,新思科技帮助Astera Labs尽早开展设计,新思科技在PCI Express方面的专业知识,则促成了芯片一次完成流片设计。”

英特尔技术计划主管Jim Pappas表示:“目前产业加速增长,异构计算体系和工作负载优化平台也不断发展,以支持下一代以数据为中心的平台。因此PCIe5.0技术的应用至关重要。英特尔是PCIe 5.0体系结构的坚定拥护者,我们正在努力提供强大的解决方案,实现更快速度和更低延迟,以满足以数据为中心的工作负载需求。我们很高兴与Astera Labs和新思科技合作,开创这一全新的生态系统。”

台北PCI-SIG开发者大会上的演示

10月28至29日,在台北万豪酒店,PCIe 5.0联合演示将在PCI-SIG开发者大会的新思科技展位进行。

合作站点
stat